Eingebettete Systeme, 3rd Edition

Kontrollstrukturen in VHDL-Prozessen

Im VHDL-Prozess ist Hardware mit Operationen und Kontrollstrukturen wie Schleifen, Verzweigungen usw. modellierbar wie sie in ähnlicher Form in höheren Programmiersprachen, zum Beispiel in C oder Pascal zur Verfügung stehen.

Schleifen werden mit dem Schlüsselwort loop eingeleitet. Die loop kann mit dem Befehl exit when <bedingung> verlassen werden. Die Syntax der Endlosschleife findet man in Abbildung 4.12 (a). Als Bedingung wird im Beispiel a < b eingesetzt. Das Beispiel einer For-Schleife mit fester Iterationszahl i wird in Bild 4.12 (b) gezeigt. Die Variablen a und b sind ganzzahlig. Im ersten Fall ist a < b und die Iterationszahl i wird inkrementiert. Im zweiten Fall ist a > b und i wird abwärts gezählt. ...