Die Verzögerungszeit hängt des Weiteren entscheidend von der kapazitiven Last der Gatter ab, wie wir ebenfalls in Kapitel 3 gezeigt haben. Im Wesentlichen sind dies die Eingangskapazitäten der zu treibenden Gatter und die Kapazitäten der Verdrahtung zwischen den Gattern. Da in modernen Prozessen der Anteil der Verdrahtung an den Verzögerungszeiten dominant ist, muss die Verdrahtung bei der Synthese berücksichtigt werden; anderenfalls wären die Syntheseergebnisse viel zu optimistisch. Eine Möglichkeit hierzu ist ein Verdrahtungslastmodell (engl.: wire load model). Die kapazitive Last der Verdrahtung, die ein Gatter zu treiben hat, wächst mit der Anzahl der zu treibenden Gatter (engl.: fan out), da mit jedem zu treibenden Gatter weitere Leitungssegmente ...
Get FPGA Hardware-Entwurf, 4th Edition now with the O’Reilly learning platform.
O’Reilly members experience books, live events, courses curated by job role, and more from O’Reilly and nearly 200 top publishers.
