2.1 Entity, Architektur und Signale2.1.1 Deklaration und Verwendung lokaler Signale2.1.2 Richtungsmodi von Signalschnittstellen2.1.3 Deklaration von Bussignalen2.2 Simulation von VHDL-Entwürfen2.3 Schaltnetze mit Boole'schen Gleichungen2.4 Synthese selektiver und bedingter Signalzuweisungen2.5 Übungsaufgaben