Skip to Main Content
VHDL-Synthese, 7th Edition
book

VHDL-Synthese, 7th Edition

by Jürgen Reichardt, Bernd Schwarz
May 2015
Intermediate to advanced content levelIntermediate to advanced
494 pages
12h 53m
German
De Gruyter Oldenbourg
Content preview from VHDL-Synthese, 7th Edition

4    Tri-State- und Don’t-Care-Modellierung

In diesem Kapitel soll zunächst die Modellierung von Tri-State-Treibern vorgestellt werden, die z.B. für eine bidirektionale Buskommunikation erforderlich ist. Dazu werden die Datentypen std_ulogic und std_logic eingeführt, mit denen Signale zusätzlich zur logischen '1' bzw. '0' auch hochohmig ('Z') gelegt werden können. Zugleich kann mit diesen Datentypen Signalen und Variablen der Don’t-Care-Wert ('-') zugewiesen werden, sodass in vielen Entwurfssystemen eine Logikminimierung durchgeführt werden kann. Mit den Signalwerten 'U' und 'X' lassen sich beim Einschalten undefinierte Signalwerte bzw. während des Betriebs auch Signalkonflikte beschreiben. Schlußendlich erfordern viele ASIC-Entwurfsbibliotheken ...

Become an O’Reilly member and get unlimited access to this title plus top books and audiobooks from O’Reilly and nearly 200 top publishers, thousands of courses curated by job role, 150+ live events each month,
and much more.
Start your free trial

You might also like

Linux-Treiber entwickeln, 4th Edition

Linux-Treiber entwickeln, 4th Edition

Jürgen Quade, Eva-Katharina Kunst
IoT-Hacking

IoT-Hacking

Nitesh Dhanjani
Strategia UX

Strategia UX

Jaime Levy
Sketchnotes in der IT

Sketchnotes in der IT

Lisa Maria Moritz

Publisher Resources

ISBN: 9783110375053