7 Struktureller VHDL-Entwurf
Dieses Kapitel widmet sich dem strukturellen Entwurf, also der systematischen Gliederung und Entwicklung größerer Digitalschaltungen. Mit dieser Methode wird das bekannte Netzlistenkonzept beim Schaltungsentwurf auf einer höheren Abstraktionsebene verwendet: Verschiedene bereits entworfene entity/architecture-Paare werden als Komponenten durch lokale Signale miteinander verbunden und bilden somit ein strukturiertes Gesamtsystem. Zusammen mit der Verwendung von Prozeduren und Funktionen werden damit Werkzeuge zur Verfügung gestellt, mit denen ein Bottom-Up- bzw. Top-Down-Entwurfskonzept für hierarchisch strukturierte Systeme umgesetzt werden kann.
Die Einbindung der von CPLD- und FPGA-Herstellern in zunehmend größerem ...
Get VHDL-Synthese, 7th Edition now with the O’Reilly learning platform.
O’Reilly members experience books, live events, courses curated by job role, and more from O’Reilly and nearly 200 top publishers.
