7.5 Unterstützung durch Synthesewerkzeuge
Die VHDL-Synthese wird üblicherweise vom Synthesewerkzeug in den folgenden, nacheinander ablaufenden Schritten durchgeführt (vgl. dazu auch das einführende Kap. 1.3):
• Compilation: Analyse der syntaktischen Korrektheit aller am Design beteiligten VHDL-Module.
• Elaboration: Überprüfung der Hierarchie aller Module auf Vollständigkeit und Konsistenz der Eingangs- bzw. Ausgangssignale sowie Auswertung der generic-Parameter.
• Architektur-Optimierung: Das ist die optimierende Übersetzung einer VHDL-Verhal-tensbeschreibung in eine strukturelle Beschreibung mit elementaren strukturellen Operatoren (z.B. Addition, Multiplikation etc.). Üblicherweise wird die strukturelle Beschreibung in Operationswerk ...
Get VHDL-Synthese, 7th Edition now with the O’Reilly learning platform.
O’Reilly members experience books, live events, courses curated by job role, and more from O’Reilly and nearly 200 top publishers.