8 Entwurf eines RISC-Prozessors
Als erstes vollständiges Beispiel eines digitalen Systems soll in diesem Kapitel der schrittweise Entwurf eines synthesefähigen RISC-Mikroprozessors mit Pipelining Architektur beschrieben werden. Dieser besitzt eine vierstufige Pipeline, die in Anlehnung an die in [62] und [63] beschriebene MIPS-Architektur entworfen wurde. Die getrennten Instruktions- und Datenspeicher entsprechen einer Harvard-Architektur. Zur Kommunikation mit der Außenwelt wurde ein Ein- bzw. Ausgabeinterface (GPIO = General Purpose Input / Output) hinzugefügt, welches in den Adressraum des Datenspeichers integriert ist. Der Prozessor lässt sich mitsamt den Instruktions- und Datenspeichern innerhalb eines einzelnen FPGAs implementieren. ...