Prozessorentwurf mit VHDL

3Modellierung des 12-Bit-Mikroprozessor-Systems(1)

Die Abb. 3.1 zeigt das Blockdiagramm des Mikroprozessor-Systems. Die CLK-Eingänge für die Komponenten Operationswerk, Steuerwerk und RAM-Speicher müssen im richtigen Zeitpunkt getaktet werden. Hier wird ein Taktgeber (CLK_MOD_1) als Frequenzteiler verwendet, der die Takteingänge anpassen soll. Die Taktung ist von den Signallaufzeiten in den einzelnen Komponenten abhängig und kann bei der Timing Simulation des Mikroprozessorsystems genau ermittelt werden. Im Idealfall werden die drei Komponenten synchron getaktet. Der Taktgeber ist ein einfaches VHDL-Modell und kann an die Taktbegingungen des Systems angepasst werden. Bei dem vorliegenden einfachen Mikroprozessor-Systembekommen das Operationswerk ...