6.1 Sprachstandards6.2 Struktur eines VHDL-Files6.3 VHDL-Statement6.4 Concurrent ↔ Sequential6.4.1 process zur Generierung von sequentiellen Schaltungselementen6.4.2 VHDL-Code mit process für die Simulation6.4.3 process zum Erzeugen von kombinatorischer Logik6.5 Ein wenig mehr VHDL6.5.1 Kommentare6.5.2 Schlüsselwörter6.5.3 Groß- und Kleinschreibung, »white space«6.5.4 Datentypen6.5.4.1 Vektor-Signale6.5.5 Operatoren6.6 Ausgewählte VHDL-Konstrukte und -Designmuster6.6.1 Enable6.6.2 Reset und Initialisierungen6.6.2.1 Asynchroner Reset6.6.2.2 Synchroner Reset6.6.2.3 Wahl des Reset-Typs6.6.3 Multiplexer6.6.4 Tri-State-Buffer6.7 Synchrone Digitalsysteme6.8 Universelle Grundstruktur6.8.1 Binärzähler – noch einmal6.8.2 Modulozähler6.8.3 Schieberegister6.8.3.1 Schieberegister Serial-In, Serial-Out6.8.3.2 Schieberegister mit Rotation6.9 Zusammenfassung